Rethinking Memory Architecture
SK하이닉스는 D램 기술 기반으로 메모리의 구조와 연결 방식을 바꾸며 HBM 시장을 개척해 왔다. 2013년 실리콘관통전극(TSV, Through-Silicon Via) 기반 HBM을 세계 최초로 개발한 뒤 HBM2에서 HBM3E까지 기술을 단계적으로 고도화했다. 2025년에는 HBM4 12단 개발을 마치고 양산 체제를 구축했고, 2026년 6월에는 HBM4E 12단 샘플을 주요 고객사에 공급했다.
HBM은 D램 여러 개를 수직으로 쌓고 수천 개의 통로로 연결한다. 이때 필요한 TSV와 MR-MUF 같은 적층·패키징 기술은 단순한 조립 공정이 아니다. 더 많은 데이터를 짧은 시간에 전달하면서 전력 소비와 발열, 패키지 변형을 함께 관리해야 한다. HBM의 성능은 D램, 적층, 패키징, 열 관리 기술을 얼마나 정교하게 통합하느냐에 달려 있다.
목표는 단순한 D램 성능 향상이 아니다. DDR4·DDR5·LPDDR에서 축적한 D램 기술을 HBM과 AI 시스템용 메모리로 확장하고 있다. 프로세서와 메모리 사이에서 발생하는 데이터 병목을 줄이도록 메모리 계층과 연결 구조를 새롭게 설계하는 것이다.
개발에서 양산까지
SK하이닉스는 2024년 HBM3E 12단을 세계 최초 양산 후 2025년 HBM4 양산 체제를 구축했다. HBM4는 HBM3E보다 대역폭을 두 배로 높이고 전력 효율을 40% 개선한 제품이다. 엔비디아의 차세대 Vera Rubin을 비롯한 AI 플랫폼이 HBM4를 채택하면서, 메모리 개발 일정도 AI 가속기와 서버의 출시 일정에 맞춰 움직이고 있다.
2026년 공개한 iHBM에는 대역폭과 함께 열 관리까지 고려하는 개발 방향이 반영돼 있다. HBM 패키지 내부에 일체형 냉각 요소를 넣어 열이 집중되는 구간의 배출 경로를 확보하는 방식으로 열저항을 30% 이상 낮췄다. HBM4E 12단 샘플에는 어드밴스드 MR-MUF가 적용됐으며, 최대 16Gbps의 핀 속도와 기존 대비 17% 낮은 열저항을 구현했다.
HBM 다음의 메모리 계층
다음 확장 축은 AI-DRAM과 AI-NAND다. HBM이 AI 가속기 가까이에서 높은 대역폭을 제공한다면, AI-DRAM은 서버와 시스템 메모리를 맡고 AI-NAND는 대규모 데이터를 저장하고 다시 불러오는 역할을 한다. AI 시스템 전체의 데이터 저장과 이동 경로를 통합해 설계하는 전략이다.
생산과 연구개발도 이 구조에 맞춰 확장하고 있다. 이천·용인·청주를 국내 핵심 거점으로 두고, 중국 우시와 다롄의 생산 기반에 미국 인디애나의 첨단 패키징 거점을 연결하는 방식이다. D램과 낸드, 첨단 패키징을 한 회사의 생산망 안에서 이어 HBM과 AI 메모리의 공급 역량을 확보하려는 구성이다.
SK하이닉스는 2025년 매출 97조 1천억 원을 기록했다. HBM4 시장에서도 높은 점유율을 이어갈 것으로 예상된다. UBS는 2026년 엔비디아 Vera Rubin 플랫폼에 공급되는 HBM4 가운데 SK하이닉스의 비중이 약 70%에 이를 것으로 전망했다. 다만 이는 확정된 공급 실적이 아니라 고객 인증과 양산 일정 등을 전제로 한 전망치다.